Istilah "hukum Moore" diciptakan sekitar 1970 oleh para profesor Caltech, VLSI perintis, dan pengusaha Carver Mead. Prediksi kenaikan serupa daya komputer sudah ada tahun sebelumnya. Alan Turing dalam kertas tahun 1950 telah meramalkan bahwa dengan pergantian milenium, komputer akan memiliki kata-kata dari memori miliar. Moore mungkin pernah mendengar Douglas Engelbart, seorang co-penemu mekanis hari ini mouse komputer, membahas diproyeksikan downscaling dari ukuran sirkuit terpadu dalam kuliah 1960. New York Times Sebuah artikel yang diterbitkan 31 Agustus 2009, kredit Engelbart sebagai telah membuat prediksi pada tahun 1959.
Moore pernyataan asli yang penting transistor meningkat dua kali lipat setiap tahun dapat ditemukan dalam publikasi "menjejalkan lebih komponen ke sirkuit terpadu", Elektronika Magazine 19 April 1965.
Kompleksitas minimum biaya komponen telah meningkat dengan laju sekitar satu faktor dua per tahun. Tentu selama jangka pendek tingkat ini dapat diharapkan untuk melanjutkan, jika tidak meningkat. Selama jangka panjang, laju peningkatan ini sedikit lebih pasti, meskipun tidak ada alasan untuk percaya tidak akan tetap hampir konstan selama paling sedikit 10 tahun. Itu berarti dengan 1975, jumlah komponen per sirkuit terpadu untuk biaya minimum akan 65.000. Saya percaya bahwa rangkaian besar dapat dibangun di satu wafer.
Moore sedikit mengubah perumusan hukum dari waktu ke waktu, menyarungkan keakuratan yang dirasakan hukum Moore direnungkan. Terutama, pada tahun 1975, Moore diubah dengan proyeksi untuk dua kali lipat setiap dua tahun. Meskipun kesalahpahaman populer, dia bersikeras bahwa dia tidak memperkirakan penggandaan "setiap 18 bulan". Namun, David House, Intel rekan, telah diperhitungkan dalam meningkatkan kinerja transistor untuk menyimpulkan bahwa sirkuit terpadu akan kinerja dua kali lipat dalam setiap 18 bulan.
Pada April 2005, Intel menawarkan US $ 10.000 untuk membeli salinan asli Electronics Magazine. David Clark, seorang insinyur yang tinggal di Inggris Raya, adalah orang pertama yang menemukan salinan dan menawarkan kepada Intel.
Hukum Moore adalah salah satu hukum yang terkenal dalam industri mikroprosesor yang menjelaskan tingkat pertumbuhan kecepatan mikroprosesor. Diperkenalkan oleh Gordon E. Moore salah satu pendiri Intel. Ia mengatakan bahwa pertumbuhan kecepatan perhitungan mikroprosesor mengikuti rumusan eksponensial.
Perkembangan teknologi dewasa ini menjadikan HUKUM MOORE semakin tidak Relevan untuk meramalkan kecepatan mikroprossesor. Hukum Moore, yang menyatakan bahwa kompleksitas sebuah mikroprosesor akan meningkat dua kali lipat tiap 18 bulan sekali, sekarang semakin dekat kearah jenuh. Hal ini semakin nyata setelah Intel secara resmi memulai arsitektur prosesornya dengan code Nehalem. Prosesor ini akan mulai menerapkan teknik teknologi nano dalam pembuatan prosesor, sehingga tidak membutuhkan waktu selama 18 bulan untuk melihat peningkatan kompleksitas tapi akan lebih singkat.
Akan tetapi, saat ini Hukum Moore telah dijadikan target dan tujuan yang ingin dicapai dalam pengembangan industri semikonduktor. Peneliti di industri prosesor berusaha mewujudkan Hukum Moore dalam pengembangan produknya. Industri material semikonduktor terus menyempurnakan produk material yang dibutuhkan prosesor, dan aplikasi komputer dan telekomunikasi berkembang pesat seiring dikeluarkannya prosesor yang memiliki kemampuan semakin tinggi.
Secara tidak langsung, Hukum Moore menjadi umpan balik (feedback) untuk mengendali laju peningkatan jumlah transistor pada keping IC. Hukum Moore telah mengendalikan semua orang untuk bersama-sama mengembangkan prosesor. Terlepas dari alasan-alasan tersebut, pemakaian transistor akan terus meningkat hingga ditemukannya teknologi yang lebih efektif dan efisien yang akan menggeser mekanisme kerja transistor sebagaimana yang dipakai saat ini.
Meskipun Gordon Moore bukanlah penemu transistor atau IC, gagasan yang dilontarkan mengenai kecenderungan peningkatan pemakaian jumlah transistor pada IC telah memberikan sumbangan besar bagi kemajuan teknologi informasi. Tanpa jasa Moore mungkin kita belum bisa menikmati komputer berkecepatan 3GHz seperti saat ini.
MAC Address (Media Access Control Address) adalah sebuah alamat jaringan yang diimplementasikan pada lapisan data-link dalam tujuh lapisan model OSI, yang merepresentasikan sebuah node tertentu dalam jaringan. Dalam sebuah jaringan berbasis Ethernet, MAC address merupakan alamat yang unik yang memiliki panjang 48 bit (6 byte) yang mengidentifikasikan sebuah komputer, interface dalam sebuah router, atau node lainnya dalam jaringan. MAC Address juga sering disebut sebagai Ethernet address, physical address, atau hardware address.
MAC Address mengizinkan perangkat-perangkat dalam jaringan agar dapat berkomunikasi antara satu dengan yang lainnya. Sebagai contoh, dalam sebuah jaringan berbasis teknologi Ethernet, setiap header dalam frame Ethernet mengandung informasi mengenai MAC address dari komputer sumber (source) dan MAC address dari komputer tujuan (destination). Beberapa perangkat, seperti halnya bridge dan switch Layer-2 akan melihat pada informasi MAC address dari komputer sumber dari setiap frame yang ia terima dan menggunakan informasi MAC address ini untuk membuat "tabel routing" internal secara dinamis. Perangkat-perangkat tersebut pun kemudian menggunakan tabel yang baru dibuat itu untuk meneruskan frame yang ia terima ke sebuah port atau segmen jaringan tertentu di mana komputer atau node yang memiliki MAC address tujuan berada.
Dalam sebuah komputer, MAC address ditetapkan ke sebuah kartu jaringan (network interface card/NIC) yang digunakan untuk menghubungkan komputer yang bersangkutan ke jaringan. MAC Address umumnya tidak dapat diubah karena telah dimasukkan ke dalam ROM. Beberapa kartu jaringan menyediakan utilitas yang mengizinkan pengguna untuk mengubah MAC address, meski hal ini kurang disarankan. Jika dalam sebuah jaringan terdapat dua kartu jaringan yang memiliki MAC address yang sama, maka akan terjadi konflik alamat dan komputer pun tidak dapat saling berkomunikasi antara satu dengan lainnya. Beberapa kartu jaringan, seperti halnya kartu Token Ring mengharuskan pengguna untuk mengatur MAC address (tidak dimasukkan ke dalam ROM), sebelum dapat digunakan.
MAC address memang harus unik, dan untuk itulah, Institute of Electrical and Electronics Engineers (IEEE) mengalokasikan blok-blok dalam MAC address. 24 bit pertama dari MAC address merepresentasikan siapa pembuat kartu tersebut, dan 24 bit sisanya merepresentasikan nomor kartu tersebut. Setiap kelompok 24 bit tersebut dapat direpresentasikan dengan menggunakan enam digit bilangan heksadesimal, sehingga menjadikan total 12 digit bilangan heksadesimal yang merepresentasikan keseluruhan MAC address. Berikut merupakan tabel beberapa pembuat kartu jaringan populer dan nomor identifikasi dalam MAC Address.
Cara sederhana untuk melihat kelebihan dan kelemahan dari arsitektur RISC (Reduced Instruction Set Computers) adalah dengan langsung membandingkannya dengan arsitektur pendahulunya yaitu CISC (Complex Instruction Set Computers).
Perkalian Dua Bilangan dalam Memori
Pada bagian kiri terlihat sebuah struktur memori (yang disederhanakan) suatu komputer secara umum. Memori tersebut terbagi menjadi beberapa lokasi yang diberi nomor 1 (baris): 1 (kolom) hingga 6:4. Unit eksekusi bertanggung-jawab untuk semua operasi komputasi. Namun, unit eksekusi hanya beroperasi untuk data-data yang sudah disimpan ke dalam salah satu dari 6 register (A, B, C, D, E atau F). Misalnya, kita akan melakukan perkalian (product) dua angka, satu disimpan di lokasi 2:3 sedangkan lainnya di lokasi 5:2, kemudian hasil perkalian tersebut dikembalikan lagi ke lokasi 2:3.
Pendekatan CISC
Tujuan utama dari arsitektur CISC adalah melaksanakan suatu perintah cukup dengan beberapa baris bahasa mesin sedikit mungkin. Hal ini bisa tercapai dengan cara membuat perangkat keras prosesor mampu memahami dan menjalankan beberapa rangkaian operasi. Untuk tujuan contoh kita kali ini, sebuah prosesor CISC sudah dilengkapi dengan sebuah instruksi khusus, yang kita beri nama MULT. Saat dijalankan, instruksi akan membaca dua nilai dan menyimpannya ke 2 register yag berbeda, melakukan perkalian operan di unit eksekusi dan kemudian mengambalikan lagi hasilnya ke register yang benar. Jadi instruksi-nya cukup satu saja
Pendekatan RISC
Prosesor RISC hanya menggunakan instruksi-instruksi sederhana yang bisa dieksekusi dalam satu siklus. Dengan demikian, instruksi ‘MULT’ sebagaimana dijelaskan sebelumnya dibagi menjadi tiga instruksi yang berbeda, yaitu “LOAD”, yang digunakan untuk memindahkan data dari memori ke dalam register, “PROD”, yang digunakan untuk melakukan operasi produk (perkalian) dua operan yang berada di dalam register (bukan yang ada di memori) dan “STORE”, yang digunakan untuk memindahkan data dari register kembali ke memori. Berikut ini adalah urutan instruksi yang harus dieksekusi agar yang terjadi sama dengan instruksi “MULT” pada prosesor RISC (dalam 4 baris bahasa mesin):
Awalnya memang kelihatan gak efisien iya khan? Hal ini dikarenakan semakin banyak baris instruksi, semakin banyak lokasi RAM yang dibutuhkan untuk menyimpan instruksi-instruksi tersebut. Kompailer juga harus melakukan konversi dari bahasa tingkat tinggi ke bentuk kode instruksi 4 baris tersebut.
CISC
CISC
Penekanan pada perangkat keras
Penekanan pada
perangkat lunak
Termasuk instruksi kompleks multi-clock
Single-clock, hanya
sejumlah kecil instruksi
Memori-ke-memori:
“LOAD” dan “STORE”
saling bekerjasama
Register ke register:
“LOAD” dan “STORE”
adalah instruksi2 terpisah
Ukuran kode kecil,
kecepatan rendah
Ukuran kode besar,
kecepatan (relatif) tinggi
Transistor digunakan untuk
menyimpan instruksi2
kompleks
Transistor banyak dipakai
untuk register memori
Bagaimanapun juga, strategi pada RISC memberikan beberapa kelebihan. Karena masing-masing instruksi hanya membuthukan satu siklus detak untuk eksekusi, maka seluruh program (yang sudah dijelaskan sebelumnya) dapat dikerjakan setara dengan kecepatan dari eksekusi instruksi “MULT”. Secara perangkat keras, prosesor RISC tidak terlalu banyak membutuhkan transistor dibandingkan dengan CISC, sehingga menyisakan ruangan untuk register-register serbaguna (general purpose registers). Selain itu, karena semua instruksi dikerjakan dalam waktu yang sama (yaitu satu detak), maka dimungkinkan untuk melakukan pipelining.
Memisahkan instruksi “LOAD” dan “STORE” sesungguhnya mengurangi kerja yang harus dilakukan oleh prosesor. Pada CISC, setelah instruksi “MULT” dieksekusi, prosesor akan secara otomatis menghapus isi register, jika ada operan yang dibutuhkan lagi untuk operasi berikutnya, maka prosesor harus menyimpan-ulang data tersebut dari memori ke register. Sedangkan pada RISC, operan tetap berada dalam register hingga ada data lain yang disimpan ke dalam register yang bersangkutan.
Persamaan Unjuk-kerja (Performance)
Persamaan berikut biasa digunakan sebagai ukuran unjuk-kerja suatu komputer:
Pendekatan CISC bertujuan untuk meminimalkan jumlah instruksi per program, dengan cara mengorbankan kecepatan eksekusi sekian silus/detik. Sedangkan RISC bertolak belakang, tujuannya mengurangi jumlah siklus/detik setiap instruksi dibayar dengan bertambahnya jumlah instruksi per program.
Penghadang jalan (Roadblocks) RISC
Walaupun pemrosesan berbasis RISC memiliki beberapa kelebihan, dibutuhkan waktu kurang lebih 10 tahunan mendapatkan kedudukan di dunia komersil. Hal ini dikarenakan kurangnya dukungan perangkat lunak.
Walaupun Apple’s Power Macintosh menggunakan chip berbasis RISC dan Windows NT adalah kompatibel RISC, Windows 3.1 dan Windows 95 dirancang berdasarkan prosesor CISC. Banyak perusahaan segan untuk masuk ke dalam dunia teknologi RISC. Tanpa adanya ketertarikan komersil, pengembang prosesor RISC tidak akan mampu memproduksi chip RISC dalam jumlah besar sedemikian hingga harganya bisa kompetitif.
Kemerosotan juga disebabkan munculnya Intel, walaupun chip-chip CISC mereka semakin susah digunakan dan sulit dikembangkan, Intel memiliki sumberdaya untuk menjajagi dan melakukan berbagai macam pengembangan dan produksi prosesor-prosesor yang ampuh. Walaupun prosesor RISC lebih unggul dibanding Intel dalam beberapa area, perbedaan tersebut kurang kuat untuk mempengaruhi pembeli agar merubah teknologi yang digunakan.
Keunggulan RISC
Saat ini, hanya Intel x86 satu-satunya chip yang bertahan menggunakan arsitektur CISC. Hal ini terkait dengan adanya kemajuan teknologi komputer pada sektor lain. Harga RAM turun secara dramatis. Pada tahun 1977, DRAM ukuran 1MB berharga %5,000, sedangkan pada tahun 1994 harganya menjadi sekitar $6. Teknologi kompailer juga semakin canggih, dengan demikian RISC yang menggunakan RAM dan perkembangan perangkat lunak menjadi semakin banyak ditemukan.
• Menyediakan paket-kerugian tercepat perlindungan dan pemulihan dari gangguan jaringan
• Fitur cepat, satu-ke tiga detik stateful failover antara pengawas mesin berlebihan
• Jual opsional, berlebihan, kinerja tinggi Seri Cisco Catalyst 6500 Supervisor Engine 720, pasif backplane, multimodule Cisco EtherChannel ® teknologi, IEEE link 802.3ad agregasi, IEEE 802.1s saja, dan Hot Standby Router Protocol / Virtual Router Redundancy Protocol (HSRP / VRRP) fitur ketersediaan tinggi
• Cisco Catalyst 6500 Series dengan Cisco IOS Software Modularity meningkatkan efisiensi operasional dan meminimalkan downtime melalui infrastruktur perangkat lunak evolusi kemajuan. Dengan mengaktifkan modular IOS subsistem untuk berjalan dalam proses independen, inovasi ini:
- Meminimalkan downtime yang tidak direncanakan melalui proses penyembuhan diri
- Menyederhanakan perubahan perangkat lunak melalui subsystem In-Service Software Upgrades (Issu)
- Mengaktifkan tingkat proses, kontrol kebijakan otomatis dengan mengintegrasikan Embedded Event Manager (EEM).
Integrated High-Performance Network Security dan Manajemen Integrated gigabit-per-detik modul layanan, disebarkan di mana perangkat eksternal tidak akan layak, menyederhanakan manajemen jaringan dan mengurangi TCO. Ini termasuk:
• Gigabit Firewall: Menyediakan perlindungan akses
• High-Performance Intrusion Detection System (IDS): Menyediakan perlindungan intrusion detection
• Analisis Jaringan Gigabit Module: Menyediakan infrastruktur yang lebih mudah dikelola dan penuh Remote Monitoring (RMON) support
• High-Performance SSL: Menyediakan kinerja tinggi, aman e-commerce penghentian lalu lintas
• Gigabit VPN dan Standar-Based Keamanan IP (IPSec): Dukungan internet dengan biaya lebih rendah dan intra-kampus koneksi
Content-dan-Aware Aplikasi Layer 2 Melalui 7 Switching Layanan
• switching konten terpadu modul (CSM) memberikan kinerja tinggi, kaya fitur firewall server dan load balancing ke Cisco Catalyst 6500 Series, membantu untuk memastikan yang lebih aman dan lebih mudah ditangani infrastruktur dengan kontrol belum pernah terjadi sebelumnya
• Integrated multi-gigabit SSL percepatan, dikombinasikan dengan CSM, menyediakan kinerja tinggi solusi e-commerce
• Integrated multi-gigabit CSMS firewall dan memberikan yang aman, kinerja tinggi, solusi pusat data
• Software fitur-fitur seperti Network-Based Application Recognition (NBAR) meningkatkan pengelolaan jaringan dan pengendalian pemanfaatan bandwidth
Scalable Kinerja
• Memberikan industri tertinggi kinerja LAN switch, 400 mpps, didistribusikan menggunakan platform Cisco Express Forwarding
• Mendukung campuran dari Cisco Express Forwarding implementasi dan switch-kain kecepatan untuk pengkabelan lemari yang optimal, jaringan inti, data center, dan tepi WAN penyebaran, serta jaringan penyedia layanan
Kaya Layer 3 Layanan
• Layer 3 Multiprotocol routing mendukung jaringan tradisional persyaratan dan menyediakan mekanisme transisi yang mulus dalam perusahaan
• Menyediakan dukungan hardware untuk kelas enterprise dan penyedia layanan skala tabel routing
• Memberikan dukungan IPv6 pada perangkat keras (menggunakan Cisco Catalyst 6500 Series Supervisor Engine 720) dengan kinerja tinggi tak tertandingi suite layanan
• Menyediakan dukungan hardware untuk perusahaan besar kelas dan penyedia jasa berskala tabel routing
• Menyediakan Multiprotocol Label Switching (MPLS) yang mendukung hardware untuk mengaktifkan layanan VPN dalam perusahaan dan memfasilitasi kelancaran integrasi dengan kecepatan tinggi baru penyedia layanan dan infrastruktur inti penyebaran Metro Ethernet
Enhanced Data, Voice, dan Video Layanan
• Memberikan IP Komunikasi yang terintegrasi di seluruh Cisco Catalyst 6500 Series platform
• Memberikan garis 10/100 dan 10/100/1000 kartu, yang lapangan-diupgrade dengan daya inline menggunakan kartu putri
• Mendukung Inline Power prestandard Cisco serta berbasis standar IEEE 802.3af Power over Ethernet (PoE)
• Menyediakan padat dan devisa T1/E1 stasiun (FXs) voice over IP (VoIP) gateway interface untuk beralih jaringan telepon publik (PSTN) akses dan telepon tradisional, faks, dan private branch exchange (PBX) koneksi
• Mendukung kinerja tinggi IP Multicast aplikasi video dan audio
• Memberikan manajemen terpadu yang diperlukan untuk secara efektif menyebarkan sebuah scalable, perusahaan-jaringan terkonvergensi
Tingkat tertinggi Interface Fleksibilitas, Skalabilitas, dan Kepadatan
• Memberikan pelabuhan kerapatan dan antarmuka pilihan-pilihan yang besar, mission-critical pengkabelan lemari, perusahaan inti jaringan, dan jaringan distribusi membutuhkan
• Mendukung hingga 576 10/100/1000 gigabit-over-tembaga atau 1152 port 10/100 Ethernet port
• Fitur pertama di industri 96-port 10/100 RJ-45 modul, dengan opsional, lapangan-diupgrade dukungan untuk 802.3af PoE
• Menyediakan up to 192 Gigabit Ethernet port
• Fitur pertama industri 10 Gigabit Ethernet, Channelized OC-48 padat OC-3 paket di atas SONET (POS)
• Memberikan perlindungan investasi dengan menggunakan port Cisco Seri 7xxx adapter pada Cisco Catalyst 6500 Series Line FlexWAN Card, mendukung T1/E1 melalui OC-48 WAN interface
• Chassis ukuran berkisar dari 3-slot (6.503 Cisco Catalyst Switch) untuk 13-slot (6.513 Cisco Catalyst Switch)
High-Speed WAN Interfaces
• Menyediakan kecepatan tinggi WAN, ATM, SONET dan interface yang kompatibel dengan jaringan inti lainnya router
• Menyediakan satu perangkat manajemen untuk WAN agregasi dan untuk kampus dan metro konektivitas
• Memberikan perlindungan investasi maksimum
• Sangat fleksibel arsitektur modular generasi mendukung beberapa modul yang sepenuhnya dioperasikan dengan satu sama lain dalam chassis yang sama
• diupgrade mesin pengawas dapat menambahkan Layer 3 routing atau forwarding kemampuan dari waktu ke waktu
• Cisco IOS Software dan Cisco Catalyst Software Operating System yang didukung di semua mesin pengawas
• Bidang-inline diupgrade kekuatan untuk 10/100 Mbps dan 10/100/1000 Mbps Ethernet menawarkan modul scalable IP telephony dan komputasi nirkabel
• Sebuah arus modul layanan baru menambah pilihan implementasi
• Termasuk Cisco Catalyst 6500 Series keamanan jaringan, switching konten, dan kemampuan suara
• Masa Depan modul akan meningkatkan kinerja, meningkatkan kerapatan pelabuhan, dan termasuk layanan tambahan
Ideal untuk Metro Ethernet Layanan WAN
• 802.1Q dan 802.1Q tunneling (QinQ), memberikan point-to-point dan layanan multipoint Ethernet
• Ethernet over MPLS di jaringan MPLS tulang punggung jaringan yang superior penskalaan, menyediakan kemampuan terjemahan VLAN
• Layer 2 dan Layer 3 kualitas layanan (QoS), memfasilitasi layanan Ethernet penawaran berjenjang melalui rate limiting dan traffic shaping
• Superior fitur ketersediaan tinggi, termasuk meningkatkan Spanning Tree Protocol, IEEE 802.1s, IEEE 802.1w, dan Cisco EtherChannel IEEE link 802.3ad agregasi
